[리포트] 순차논리(Sequential logic) 래치 & 플립플롭 / 1. 순차논..
페이지 정보
작성일 20-10-31 12:26
본문
Download : 순차논리(Sequential logic) - 래치 & 플립플롭.hwp
단지 C=1일 때만 D의 입력이 회로에 effect을 미친다. 제어신호가 0에 있는 동안에는 교차결합된 SR 래치의 입력 S와 R이 모두 1에 있기 때문에 D값에 상관없이 회로의 상태는 그대로 유지된다된다. 2) D Flip-Flop D Q(t+1) 0 1 0 Reset 1 Set 상승-에지-트리거하는 플립플롭은 클럭 펄스가 상승 전이가 될 때만, D의 값이 Q에 전달된다된다. 이 상태에서 D=1이면 Q=1이고 Q`=0이 되어 회로는 세트 상태가 된다된다. 라. test(실험) 과정 1) Cloc...
다. 또한, CLK가 0 또는 1로 일정하게 유지될 때도 출력은 변하지 않는다.
레포트 순차논리Sequential logic 래치 & 플립플롭 / 1. 순차논
1. 순차논리(Sequential logic) - Latch Flip...
설명
%20-%20%EB%9E%98%EC%B9%98%20&%20%ED%94%8C%EB%A6%BD%ED%94%8C%EB%A1%AD-6274_01_.gif)
%20-%20%EB%9E%98%EC%B9%98%20&%20%ED%94%8C%EB%A6%BD%ED%94%8C%EB%A1%AD-6274_02_.gif)
%20-%20%EB%9E%98%EC%B9%98%20&%20%ED%94%8C%EB%A6%BD%ED%94%8C%EB%A1%AD-6274_03_.gif)
%20-%20%EB%9E%98%EC%B9%98%20&%20%ED%94%8C%EB%A6%BD%ED%94%8C%EB%A1%AD-6274_04_.gif)
레포트 > 기타
Download : 순차논리(Sequential logic) - 래치 & 플립플롭.hwp( 96 )
[리포트] 순차논리(Sequential logic) 래치 & 플립플롭 / 1. 순차논..
1. 순차논리(Sequential logic) - Latch Flip...
순서
1. 순차논리(Sequential logic) - Latch Flip-Flop 가. test(실험) 목적 1) Latch와 Flip-Flop의 特性을 알아보자. 2) 클럭 신호에 따른 출력상태를 알아보자. 나. test(실험) 장비 1) 부품 7-세그먼트 2개, 딥, 푸쉬, 토글 스위치 각각 1개, IC 72555 1개, 7421 1개, 7448 2개, 7475 1개, 7474 5개, LED 8개, 저항 270 10개, 1K 4개, 가변저항 47K 1개, 캐패시터 47㎌ 2) 장비 Bread Board, Power Supply 다. 또한 D=0이면, Q=0이고 Q`=1이 되어 회로는 리세트 상태가 된다된다. 그러므로 이 플립플롭은 클럭 펄스의 0에서 1로의 상승 전이에서만 응답하고, 나머지에 마주향하여 는 절대 응답하지 않는다. 기본이론 1) D Latch C D Q(t+1) 0 X 1 0 1 1 Q(t) No change 0 Reset 1 Set D 래치는 단지 D(data)와 C(control)의 2개의 입력만 가지고 있따 입력 D는 제어입력을 가진 SR 래치의 입력 S에는 그대로 입력되고, 입력 R에는 보수가 되어 입력된다된다. 클럭의 1에서 0으로의 하강 전이에 마주향하여 는 출력이 변하지 않는다.
