[工學(공학) ] 스탑워치 VHDL 설계 > ready5

뒤로가기 ready5

[工學(공학) ] 스탑워치 VHDL 설계

페이지 정보

작성일 20-03-18 16:15

본문

Download : [공학] 스탑워치 VHDL 설계.hwp

[공학],스탑워치,VHDL,설계,공학기술,레포트

Download : [공학] 스탑워치 VHDL 설계.hwp( 76 )

설명

스탑워치 VHDL 설계

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;

entity stop is

PORT(
CLK : in std_logic;
SW_A : in std_logic;
SW_B : in std_logic;
SW_C : in std_logic;
SW_D : in std_logic;
SEG_DATA : out std_logic_vector(7 downto -xxxx-xxxx);
SEG_COM : buffer std_logic_vector(7 downto -xxxx-xxxx)
);
end stop;

architecture arc of stop is

signal mode : std_logic_vector(2 downto -xxxx-xxxx);
signal SW_A_Q1, SW_A_Q2 : std_logic;
signal SW_B_Q1, SW_B_Q2 : std_logic;
signal SW_C_Q1, SW_C_Q2 : std_logic;
signal SW_D_Q1, SW_D_Q2 : std_logic;
signal msec : integer range -xxxx-xxxx to 9999;
signal seg5,seg6 : std_logic_vector(7 downto -xxxx-xxxx);
signal seg7,seg8 : std_logic_vector(7 downto -xxxx-xxxx);
signal temp : integer range -xxxx-xxxx to 9999;
signal temp1 : integer range -xxxx-xxxx to 9999;
signal cnt : integer range -xxxx-xxxx to 999;
function seven (display: integer range -xxxx-xxxx…(To be continued )
[工學(공학) ] 스탑워치 VHDL 설계
[工學(공학) ] 스탑워치 VHDL 설계

[공학] 스탑워치 VHDL 설계 , [공학] 스탑워치 VHDL 설계공학기술레포트 , [공학] 스탑워치 VHDL 설계
레포트/공학기술
순서
다.

전체 18,394건 1 페이지